Thiết Kế Bàn Test Jig (FCT Pogo-Pin) Kiểm Tra Bo Mạch PCBA Tự Động: Tiêu Chuẩn QC Khi Sản Xuất Lô 100–5.000 Thiết Bị

Nhiều Startup phần cứng IoT và cả các doanh nghiệp chế tạo máy công nghiệp tại Việt Nam thường đầu tư rất nhiều công sức vào việc vẽ mạch và viết code cho 5 bộ mẫu thử đầu tiên. Khi 5 bộ mẫu chạy tốt, doanh nghiệp lập tức đặt gia công SMT 500 đến 2.000 bo mạch cho lô thương mại đầu tiên mà quên mất câu hỏi: “Làm thế nào để nạp chương trình và kiểm tra 100% tính năng của 2.000 bo mạch này trước khi giao hàng?”

Nếu kiểm tra theo cách thủ công (cắm giắc nguồn, cắm cáp nạp ST-Link vào header 4 chân, mở phần mềm máy tính bấm nút Flash, sau đó lấy tua-vít vặn từng sợi dây tín hiệu RS485, dây giả lập cảm biến 4-20mA, kích từng ngõ vào Digital Input để xem đèn rơ-le có sáng không), doanh nghiệp sẽ lập tức rơi vào khủng hoảng:

• Tắc nghẽn tiến độ giao hàng trầm trọng: Trung bình một kỹ thuật viên thao tác thủ công mất khoảng 12 – 15 phút cho 1 bo mạch (tương đương 1 ngày chỉ test được tối đa 30–35 bo). Với lô hàng 1.000 bo mạch, bạn phải mất tới 30 ngày công kỹ sư chỉ để ngồi cắm rút dây!
• Hỏng chân giắc cắm và bong tróc Pad đồng trên bo mạch mới: Đầu cáp nạp SWD/JTAG sau vài trăm lần cắm rút nghiêng tay sẽ bị lỏng tiếp xúc; việc vặn ốc cầu đấu (Terminal Block) để thử từng bo mạch cũng làm toét đầu ốc trên sản phẩm mới chưa xuất xưởng.
• Bỏ sót lỗi ẩn (Escaped Defects) do mệt mỏi chủ quan: Sau khi lặp đi lặp lại một thao tác nhàm chán tới bo mạch thứ 50 trong ngày, kỹ thuật viên rất dễ quên kiểm tra 1 kênh Analog hoặc quên bật khóa bảo mật chip (Readout Protection – RDP), dẫn đến việc hàng loạt thiết bị lỗi vẫn được dán tem QC Passed và gửi thẳng tới khách hàng.

Một bộ Jig Test FCT hoàn chỉnh do đội ngũ R&D của DeviceLab thiết kế không chỉ là một khung nhựa cơ khí gắn kim lò xo, mà là một trạm đo lường và nạp kiểm tự động khép kín (Automated Test Equipment – ATE) bao gồm 3 tầng kiến trúc phối hợp nhịp nhàng:

Để bộ Jig Test hoạt động ổn định qua hàng trăm ngàn lần dập mà không bao giờ bị tiếp xúc chập chờn hay trượt kim, ngay từ khâu vẽ mạch in PCB (Layout), kỹ sư phần cứng cần áp dụng bộ quy chuẩn Design for Testability (DFT) dưới đây của DeviceLab:

Thông Số Thiết Kế DFT & Kim Pogo Pin	Giá Trị Khuyến Nghị Tiêu Chuẩn (Best Practice)	Giới Hạn Tối Thiểu Chấp Nhận Được	Lý Do Kỹ Thuật Thực Tế Khi Gia Công & Vận Hành
Đường kính Pad đồng Test Point (Test Pad Diameter)	Ø 1.2 mm – 1.5 mm (mạ vàng ENIG hoặc phủ thiếc HASL)	Ø 0.9 mm	Cộng dồn dung sai khoan lỗ CNC trên phíp Bakelite (±0.03mm), độ rơ ngang của đầu kim Pogo khi nén và dung sai viền bo mạch PCB; Pad ≥ 1.2mm đảm bảo kim luôn nằm trọn giữa tâm Pad.
Khoảng cách tâm giữa 2 Test Point (Center-to-Center Pitch)	≥ 2.54 mm (100 mil) → Dùng kim P100 (Ø1.36mm)	1.27 mm (50 mil) → Dùng kim P50 (Ø0.68mm)	Kim P100 và P75 (Pitch 1.91mm) có thân dày cứng vững, chịu dòng tới 3A–5A và giá thành hợp lý; kim P50 rất mảnh, dễ cong gãy nếu công nhân đặt lệch bo mạch.
Lỗ định vị cơ khí trên PCB (Non-Plated Tooling Holes)	3 lỗ Ø 3.0 mm (+0.05/-0mm) bố trí bất đối xứng ở 3 góc bo mạch	2 lỗ Ø 2.5 mm ở 2 góc chéo nhau	Tuyệt đối không định vị bo mạch bằng cạnh viền ngoài (Board Edge) vì phay CNC viền V-cut/Routing luôn có sai số ±0.2mm. Bố trí 3 lỗ bất đối xứng giúp chống đặt ngược chiều bo mạch (Poka-Yoke).
Khoảng cách từ Test Point tới linh kiện cao mặt dưới	≥ 3.0 mm	1.5 mm	Để tấm phíp đỡ mặt dưới có đủ độ dày thịt nhựa khi phay hốc âm (Relief Pocket) tránh chạm vào các linh kiện SMD gắn ở mặt Bottom.
Kiểu đầu kim Pogo Pin (Tip Style Selection)	Đầu vương miện 4 chấu (Crown Tip - Type B) cho Test Pad phẳng; Đầu răng cưa 9 chấu (Serrated - Type Q) cho chân xuyên lỗ	Đầu nhọn 1 đỉnh (Spear Tip - Type A) chỉ dùng cho lỗ Via	Đầu vương miện 4 chấu tự làm sạch bụi bẩn và xuyên qua lớp màng oxy hóa/nhựa thông mỏng mà không bị kẹt cặn bẩn ở khe giữa như đầu nhọn.

Trên các trạm Jig Test FCT do DeviceLab bàn giao cho nhà máy, toàn bộ kịch bản kiểm tra (Test Plan) được định nghĩa rõ ràng theo từng bước có ngưỡng cận dưới (LSL - Lower Spec Limit) và ngưỡng cận trên (USL - Upper Spec Limit). Nếu bất kỳ bước nào vượt ngưỡng, hệ thống dừng ngay lập tức (Fail-Fast) và chỉ rõ tên linh kiện hoặc khối mạch cần kiểm tra cho kỹ thuật viên sửa chữa (Rework):

# Minh họa Kịch bản Kiểm thử Tự động (FCT Test Runner) & Lưu Log Truy xuất Nguồn gốc QC
# Thực thi trong 14.5 giây trên mỗi bo mạch DeviceLab DL-GW200 / Bo mạch OEM khách hàng
FCT_TEST_SEQUENCE = [
    {"step": 1, "name": "SHORT_CHECK_24V_GND",  "unit": "Ohm", "lsl": 1500.0, "usl": 999999.0},
    {"step": 2, "name": "SHORT_CHECK_3V3_GND",  "unit": "Ohm", "lsl": 450.0,  "usl": 999999.0},
    {"step": 3, "name": "POWER_ON_CURRENT_IDLE","unit": "mA",  "lsl": 35.0,   "usl": 95.0},
    {"step": 4, "name": "RAIL_5V0_VOLTAGE",     "unit": "V",   "lsl": 4.90,   "usl": 5.10},
    {"step": 5, "name": "RAIL_3V3_VOLTAGE",     "unit": "V",   "lsl": 3.25,   "usl": 3.35},
    {"step": 6, "name": "RAIL_ISO_5V_RS485",    "unit": "V",   "lsl": 4.85,   "usl": 5.15},
    {"step": 7, "name": "SWD_FLASH_FIRMWARE",   "unit": "BOOL","lsl": 1,      "usl": 1},
    {"step": 8, "name": "READ_MCU_UNIQUE_ID",   "unit": "HEX", "lsl": 1,      "usl": 1},
    {"step": 9, "name": "SPI_NOR_FLASH_VERIFY", "unit": "MB",  "lsl": 32,     "usl": 32},
    {"step": 10,"name": "RS485_CH1_CH2_LOOP",   "unit": "PCT", "lsl": 100.0,  "usl": 100.0},
    {"step": 11,"name": "AI_4_20MA_CALIB_12MA", "unit": "mA",  "lsl": 11.98,  "usl": 12.02},
    {"step": 12,"name": "DI_OPTO_ISOLATION_TEST","unit":"BIT", "lsl": 0x0F,   "usl": 0x0F},
    {"step": 13,"name": "LTE_MODEM_SIM_RSSI",   "unit": "dBm", "lsl": -85.0,  "usl": -45.0}
]

Một hiện tượng rất hay gặp tại các xưởng lắp ráp điện tử khi sử dụng Jig Test thiết kế thiếu kinh nghiệm là: bo mạch thực chất hoàn toàn tốt, nhưng khi đặt lên Jig dập xuống lại báo lỗi FAIL ngẫu nhiên; công nhân phải lấy tay ấn mạnh vào giữa bo mạch hoặc dập đi dập lại 3–4 lần mới báo PASS!