Thiết Kế PCB Đa Lớp: Stackup, Trở Kháng & EMC

Thiết kế mạch PCB đa lớp là quá trình sắp xếp các linh kiện và định tuyến các đường dẫn điện trên bảng mạch có từ 4 lớp đồng trở lên, xen kẽ bởi các lớp cách điện (Prepreg và Core), được kết nối xuyên suốt bằng các lỗ via xuyên (Through-hole), via mù (Blind via) hoặc via chôn (Buried via).

[Lớp 1: Top Signal]   ── Tín hiệu tốc độ cao & Linh kiện bề mặt SMD
  ├─── Prepreg (Cách điện) ───
[Lớp 2: Ground Plane] ── Mặt phẳng mass liên tục (Đường hồi tiếp kín)
  ├─── Core (Vật liệu lõi FR4) ───
[Lớp 3: Power Plane]  ── Mặt phẳng nguồn cấp (Tụ phẳng ký sinh)
  ├─── Prepreg (Cách điện) ───
[Lớp 4: Bottom Signal]── Tín hiệu tốc độ thấp & Dây điều khiển

Sức mạnh lớn nhất của bo mạch đa lớp nằm ở việc cung cấp các mặt phẳng mass (Ground Plane) liên tục ngay sát dưới lớp tín hiệu. Điều này giúp các đường dòng điện hồi tiếp (Return Path) tìm thấy đường đi có trở kháng thấp nhất, triệt tiêu tối đa diện tích vòng lặp dòng điện (Current Loop Area) — thủ phạm chính gây ra bức xạ nhiễu EMI.

Số lớp mạch tỉ lệ thuận với chi phí sản xuất phôi bo mạch nhưng lại giúp thu nhỏ kích thước và tăng độ ổn định. Dưới đây là bảng gợi ý kỹ thuật thực tế:

Tại DeviceLab, chúng tôi áp dụng bộ quy chuẩn thiết kế khắt khe nhằm đảm bảo bo mạch vượt qua các bài đo kiểm tương thích điện từ ngay từ lần spin đầu tiên:

1. Giữ Ground Plane liên tục — Tuyệt đối không xẻ rãnh

Quy tắc bất di bất dịch trong thiết kế PCB cao tần: dòng điện hồi tiếp luôn chảy trên mặt phẳng mass nằm ngay bên dưới đường tín hiệu. Nếu bạn để một đường mạch cắt ngang qua Ground Plane, dòng hồi tiếp buộc phải đi vòng qua khe hở, tạo thành một chiếc ăng-ten vô tình phát sóng bức xạ nhiễu ra toàn bộ hệ thống.

2. Định tuyến đường tín hiệu vi sai (Differential Pairs) chuẩn xác

Đối với các chuẩn giao tiếp tốc độ cao như USB, Ethernet, RS485 vi sai:
* Đi hai đường mạch song song với nhau trên cùng một lớp, giữ khoảng cách giữa hai dây (Spacing) không đổi trên toàn tuyến.
* Đảm bảo chiều dài của hai dây bằng nhau tuyệt đối (Length Matching) bằng các đoạn uốn lượn hình sin (Tuning Accordion). Độ lệch chiều dài không được vượt quá dung sai cho phép (thường dưới 5 mil đối với USB).
* Kiểm soát trở kháng vi sai đúng chuẩn (90 Ohm đối với USB, 100 Ohm đối với Ethernet).

3. Vị trí đặt tụ thoát nhiễu (Decoupling Capacitor)

Tụ bypass và decoupling chỉ phát huy tác dụng khi được đặt càng gần chân cấp nguồn của vi điều khiển càng tốt. Đường mạch từ chân chip đi qua tụ trước rồi mới cắm via xuống mặt phẳng nguồn/mass, tránh hiện tượng cảm kháng ký sinh của đường dây làm vô hiệu hóa tác dụng lọc nhiễu của tụ.

4. Kỹ thuật đục lỗ via thoát mass (Via Stitching)

Dọc theo các cạnh mép của bo mạch hoặc xung quanh các khối mạch phát sóng vô tuyến (RF Module), bố trí một hàng via mass cách nhau một khoảng bằng $\lambda / 20$ của tần số hoạt động cao nhất. Việc này tạo ra một “lồng Faraday” thu nhỏ ngăn không cho sóng điện từ rò rỉ ra ngoài mép mạch.

Một bản vẽ mạch đẹp mắt trên phần mềm EDA (Altium, KiCad) chưa chắc đã là một bản thiết kế tốt nếu nhà máy không thể chế tạo được. Dưới đây là checklist DFM bắt buộc phải rà soát:

1. Độ rộng đường mạch và khoảng cách cách điện (Trace Width / Clearance):
2. Đối với mạch tiêu chuẩn giá rẻ: Giữ đường mạch tối thiểu từ 6 mil (0.15mm) và khoảng cách giữa các nét đồng từ 6 mil trở lên.
3. Mạch công suất cao: Tính toán độ rộng đường đồng theo dòng điện định mức dựa trên tiêu chuẩn IPC-2152 để tránh làm cháy đường mạch khi đầy tải.
4. Kích thước lỗ khoan Via (Drill Size & Pad Size):
5. Đường kính lỗ khoan tối thiểu cho quy trình gia công phổ thông là 0.3mm (12 mil) với vành khuyên (Annular Ring) tối thiểu 0.15mm để tránh khoan lệch làm đứt kết nối.
6. Mặt nạ hàn và khoảng cách chân chip (Solder Mask Dam):
7. Đảm bảo có lớp mực hàn cách điện (Solder Mask Dam) tối thiểu 4 mil giữa các chân chip SMD dày đặc (như QFP, SOIC) để ngăn chặn hiện tượng thiếc hàn chảy bắc cầu (Solder Bridging) gây chập mạch khi qua lò hàn SMT.
8. Điểm định vị quang học (Fiducial Marks):
9. Đặt ít nhất 3 điểm Fiducial Mark (vòng đồng mạ vàng không phủ sơn, đường kính 1.0mm) ở 3 góc của bo mạch để camera của máy gắp chip tự động nhận diện tọa độ chính xác.

DeviceLab cung cấp dịch vụ thiết kế mạch điện tử và layout PCB chuyên sâu:
* Công cụ thiết kế: Làm việc thành thạo trên các nền tảng Altium Designer, KiCad với thư viện linh kiện 3D chuẩn xác.
* Đa dạng công nghệ: Thiết kế các dòng mạch từ 2 đến 12 lớp, bo mạch hỗn hợp Rigid-Flex, mạch nguồn xung công suất cao, bo mạch cao tần RF và máy tính nhúng vi xử lý.
* Bộ sản phẩm và tài liệu hoàn chỉnh: Bàn giao bo mạch mẫu PCBA hoàn thiện đã qua đo kiểm chất lượng tại phòng Lab, kèm sơ đồ đấu nối pinout chi tiết, tài liệu thông số kỹ thuật (Datasheet) và biên bản nghiệm thu xuất xưởng.

1. Thiết kế PCB mất bao lâu thì xong?

Thời gian layout phụ thuộc vào độ phức tạp:
* Bo mạch đơn giản 2 lớp (dưới 50 linh kiện): 3–5 ngày làm việc.
* Bo mạch 4 lớp IoT (vi điều khiển, nguồn, cảm biến, module vô tuyến): 7–12 ngày làm việc.
* Bo mạch nhiều lớp phức tạp (MPU, bộ nhớ DDR, tín hiệu cao tần): 15–25 ngày làm việc.

2. Thiết kế mạch PCB khác gì so với vẽ sơ đồ nguyên lý Schematic?

Schematic là bản vẽ logic thể hiện các linh kiện nối với nhau ra sao. Layout PCB là công đoạn bố trí vật lý các linh kiện đó lên một tấm mạch có kích thước cụ thể, kéo đường đồng thật, tính toán tản nhiệt và chống nhiễu để đem đi sản xuất.

3. Tôi có cần cung cấp kích thước vỏ hộp trước khi thiết kế PCB không?

Rất nên có. Kích thước vỏ hộp, vị trí bắt ốc vít, vị trí các cổng cắm (USB, nguồn, nút bấm, đèn báo) là các ràng buộc cơ khí quan trọng. Kỹ sư DeviceLab sẽ dựng mô hình 3D PCB và xuất file STEP để bạn ghép thử vào bản vẽ vỏ hộp trước khi xuất file sản xuất bo mạch.

4. Khi nào thì cần phủ keo chống ẩm (Conformal Coating) cho PCB?

Khi thiết bị phải làm việc trong môi trường nhà máy hóa chất, môi trường biển có hơi muối, độ ẩm cao trên 85% hoặc ngoài trời. Lớp keo mỏng này bảo vệ chân linh kiện khỏi hiện tượng rỉ sét và ngăn ngừa rò điện giữa các đường mạch.

5. Chi phí gia công bo mạch PCB 4 lớp có đắt không?

Hiện nay công nghệ sản xuất PCB đã rất phát triển. Chi phí làm mẫu 5 tấm PCB 4 lớp kích thước nhỏ (dưới 100x100mm) tại các nhà máy chuyên nghiệp chỉ dao động từ vài trăm nghìn đến hơn một triệu đồng, thời gian sản xuất từ 4–6 ngày.

6. DeviceLab có hỗ trợ kiểm tra DFM cho các file mạch khách hàng tự vẽ không?

Có. Chúng tôi cung cấp dịch vụ Review thiết kế phần cứng: kiểm tra tính đúng đắn của sơ đồ nguyên lý, soi lỗi layout PCB, kiểm tra trở kháng và tối ưu hóa DFM trước khi bạn gửi file đi đặt sản xuất hàng loạt.

7. Tại sao bo mạch của tôi hay bị reset khi có động cơ hoặc rơ-le gần đó đóng cắt?

Nguyên nhân thường do đường hồi tiếp của nguồn bị nhiễm xung điện từ (EFT), hoặc đường reset của vi điều khiển không có bộ lọc chống nhiễu (tụ lọc, diode kẹp áp) và đường mạch reset đi quá dài gần các khối công suất lớn.

Bạn đang cần một bo mạch hoạt động bền bỉ, không bị nhiễu và dễ dàng sản xuất hàng loạt?

👉 Gửi sơ đồ nguyên lý hoặc yêu cầu thiết kế
Kỹ sư phần cứng DeviceLab sẽ phân tích bài toán và gửi báo giá chi tiết trong vòng 24 giờ. Hotline/Zalo: 0982.503.355.